前瞻創新—產業創新 前瞻技術產學合作計畫 國家科學及技術委員會 因應下世代積體電路技術發展瓶頸，清華大學與台積電共同執行「願景實現計畫： 以前瞻性計算法、材料、計量法推動半導體技術」計畫，積極布局AI 應用晶片相關先進 製程，可望開發出實現於實際產品中之高可靠度及低功耗之神經網路運算晶片。 前瞻技術產學合作計畫，縮減產學落差 近年來隨著人工智慧相關的應用崛起，對於高效能且低功耗的AI 智能演算法硬體需 求大增，以往能透過元件和電路微縮的方式來提升硬體效能，但現今摩爾定律發展逐漸 緩和，前述方式對晶片效能上的提升也漸不顯著。業界亟需學界突破半世紀以來的傳統 思維，研發出不需要微縮即可達到數量級(order s of magni tude) 效能提升且功耗降 低效果之技術，下世代AI 晶片應用之設計方向須由原先的technology-dr i ven 變成 appl icat ion-dr i ven，來突破傳統馮·諾伊曼架構下的設計瓶頸。 在記憶體內運算關鍵技術上，清大基於台積電所提供之先進製程及新興記憶體元件 的技術來進行設計前瞻運算系統的架構( 如圖4-11)，採用全新的架構進行 MAC 運算， 消除 MAC 運算時 ReRAM記憶體陣列中的直流電流，提升 ReRAM 記憶體內運算時 的整體能源使用效率。設計積分式電壓時間轉換器，提升訊號邊限並達到更高的運算累 加數與精準度；此外，設計隱化延遲之時間乘加值轉換架構，提高類比訊號發展的平行 度以改善運算延遲，提升運算效能。整體設計達到 8 位元輸入、8 位元權重及 19 位元 輸出之高精確度，擁有處理更複雜運算的能力，相關成果已跟台積電共同發表於 2022 I SSCC ( IC Des ign 領域 Top 1 之頂尖會議)。 同時，團隊研發快速 SNN-ReRAM 加速器之模擬器，相較於使用SPICE 進行電路 功能模擬可加速1,000 倍以上，並具有97.5%的輸出電壓準確度。實現憶阻器建構之脈 衝神經網路架構，可於台積電40 奈米製程進行晶片下線。 161
RkJQdWJsaXNoZXIy MTI2NzAzOA==