製備出 3 奈米極薄通道降低元件漏電流，創下世界紀錄 未來的3 奈米節點以下主要目標在有效提高元件驅動電流與電路運算速度，所採 用之通道堆疊方法，於垂直方向增加通道數目，使電晶體驅動電流更大，大幅提升元 件效能。在前端元件分項之P 型電晶體研發上，研究團隊於2021 年國際電子元件會議 （I EDM）上發表七層與八層堆疊鍺錫極薄通道電晶體相關研究成果，所製備出厚度3 奈 米之極薄通道可降低元件之漏電流，而在開關電流比表現上，更改寫鍺/ 鍺錫三維電晶 體之世界紀錄。 另外，計畫團隊長期投入於二維材料的成長，在新穎二維材料成長及異質結構的建 立許多研究上的突破，加速推動二維材料在次世代電子元件的實際應用，其產學共同研 究成果及先進製程人才培育，可望挹注帶動半導體產業鏈的成長，維持我國半導體領先 優勢地位。此外臺大－台積電雙方102 年開始合作投入半導體前瞻技術研發，進行「75nm 半導體技術節點研究」及接續之「超 3 奈米前瞻半導體技術研究」，雙方合作已 邁入第 8 年，研發成效相當豐碩，所培育碩博士生畢業任職相關產業已逾 100 位。 臺灣的產學合作研究發展在國際上已獲得良好的成績，是對我國產學合作發展階段 性肯定。未來國科會會持續投入資源，支持布局前瞻性研發與下世代新興科技人才培育， 鼓勵更多傑出的產學合作研究發展，發揮科研價值最大化。 180
RkJQdWJsaXNoZXIy MTI2NzAzOA==